英伟达用 AI 智能体加速芯片设计

英伟达正把 AI 智能体（agent）从「提效工具」推上「工程基础设施」的位置，目的是应对 AI 时代芯片设计复杂度的指数级攀升。该公司计算工程部门副总裁兼总经理 Tim Costa 在一场媒体视频会上表示，到 2030 年，全球半导体行业预计将年产 2 万亿颗芯片、处理约 4100 万片晶圆；单个封装内的晶体管数正逼近万亿级别，整套计算系统的晶体管规模将达到千万亿（quadrillion）量级，传统设计流程已难以匹配这种规模的挑战。

行业复杂度超出传统设计节奏

Costa 强调，关键问题不是单一数字，而是规模、架构、封装与系统复杂度之间的耦合。芯片架构层面的决策会直接影响原子级制造工艺、先进封装、功耗与热行为，以及整套系统的最终表现。这意味着 AI 不能只作为孤立的生产力工具出现，而需要贯穿从架构探索到高保真仿真、验证与优化的全流程，让工程师能在「工程闭环」中更频繁、更大规模地迭代设计。

英伟达为此扩展了 Agent Toolkit，将更新后的 CUDA-X 与重新架构的 PhysicsNeMo 库纳入其中，用于训练和部署面向设计与仿真的工程 AI 模型。该公司今年 3 月推出 Agent Toolkit，核心组件包括 Nemotron 模型与 OpenShell 运行时；一个月前发布了面向智能体编码的开源模型 Nemotron 3 Ultra，本次更新进一步把物理仿真纳入智能体可调用的能力栈。

Vera CPU 走入 EDA 主流工作流

英伟达同时披露了与 Cadence、Synopsys 在电子设计自动化（EDA）领域的深度合作，三方正基于英伟达基于 Arm 的「Vera」CV100 CPU 加速后续 CPU 与 GPU 设计。Vera 搭载 88 颗英伟达自研的「Olympus」CPU 核心，配备 1.2 TB/s 的 LPDDR5X 内存子系统，并采用第二代 Scalable Coherency Fabric 片上互联，针对工程类负载优化单核性能、内存带宽与延迟。

Costa 表示，英伟达已把 Vera 部署到未来 CPU 与 GPU 的仿真、形式验证与物理实现环节，用于设计下一代 CPU「Rosa」（基于 Rigel 核心），后者预计 2028 年随「Feynman」数据中心平台一同推出。早期工程测试显示，Vera 在 Synopsys VCS 与 Cadence Jasper 平台上相对 AMD Epyc Torrent 系统取得 1.5 倍性能提升，工程师可借此缩短仿真验证周期、加快迭代节奏。

Cadence 与 Synopsys 的智能体路线

Cadence 已于今年 2 月推出用于硅设计与验证的智能体工具 AI Super Agent，并在随后两个月接连宣布与英伟达、台积电、谷歌围绕「AI 智能体用于芯片与系统设计」达成合作；上个月又发布面向前端自动化设计与验证的 AuraStack AI Super Agent。按 Cadence 的说法，在工程师指挥下，其智能体可并行运行数百次仿真，将原本需要 5 周的寄存器传输级（RTL）验证压缩到不足一天，验证周期提速约 40 倍。

Synopsys 同样在加码智能体 EDA。本周在加州举办的 Design Automation Conference 上，Synopsys 演示了基于其智能体平台与 AgentEngineer 技术的「全自动设计验证工作流」，整合了英伟达的 Nemotron 3 Ultra、Agent Toolkit 与 OpenShell 运行时，并宣布与 AMD、微软、英特尔达成类似合作。Synopsys 称该方案相对其他平台可实现 50 倍的 RTL 验证提速。

综合来看，英伟达正试图让 AI 智能体成为芯片设计闭环的一部分：从底层硬件（Vera）到模型（Nemotron 3 Ultra）与运行时（OpenShell），再到与头部 EDA 厂商的协同，共同把仿真、验证与实现环节的迭代周期压缩到一个 AI 时代能够接受的尺度。