Cadence 推出全球首个 5 级自主 AI 工程师

在 Computex 2026 大会上，EDA 厂商 Cadence 正式发布全球首个达到 Level 5（五级自主）的虚拟芯片工程师 ChipStack AI Super Agent，宣告 AI 在芯片设计领域从「辅助工具」迈入「自主工程」阶段。该产品由 Cadence 与 NVIDIA 联合开发，运行在 NVIDIA OpenShell 安全沙箱环境中，旨在为先进芯片设计提供端到端的自主推理与执行能力。

什么是 AI 工程师的「5 级自主」

Cadence 将 AI 工程师划分为不同自主级别，Level 5 代表在极少人工干预下自主完成从设计规格到验证闭环的全流程，具体能力包括：

• 理解设计规格，生成并优化 RTL 代码；
• 构建测试平台，制定验证计划；
• 执行形式验证与仿真，完成缺陷定位与调试。

工程师保留最终签核权，可随时观察、指导与介入整个流程。AI 负责执行繁重而重复的任务，工程师负责监督、决策与最终确认，形成新的协作分工。

核心突破在于自主推理

Cadence 强调，Level 5 与传统 EDA 自动化的本质区别在于「自主思考与动态决策」。传统自动化仅按预设规则执行，而 Level 5 系统能够：

• 跨越整个工程流程持续推理；
• 评估设计状态并自主判断下一步任务；
• 根据中间结果动态调整策略、解决问题、持续迭代。

实现这一能力的关键，是将 AI 推理能力与 Cadence 成熟的物理工程引擎深度融合，而非让 AI 脱离 EDA 工具独立运行。NVIDIA OpenShell 沙箱则通过策略约束、行为审计和 IP 保护机制，为企业部署自主工程系统提供安全保障。

为何芯片设计率先进入 Level 5

先进芯片往往包含数万亿个晶体管，几乎零容错，研发高度依赖数字化设计与验证。以 NVIDIA 为例，每年需投入数千名工程师运行数百万次仿真与形式验证，消耗数十亿计算小时，单个设计周期常持续数周。正是在这一背景下，NVIDIA 与 Cadence 联合开发了 ChipStack AI Super Agent。

工程师只需给出简单指令，系统便可自动启动完整的 RTL 验证闭环，自主调度多个专业 Agent 完成 RTL 生成、测试平台创建、回归测试、形式验证、仿真分析以及 Bug 修复等工作。借助 Xcelium Logic Simulator 与 Jasper Formal Verification 等成熟验证引擎，系统能同时调度数百个动态仿真任务。

根据官方数据：

• 测试与验证效率提升 40 倍以上；
• 原本需要五周完成的验证流程，现在不到一天即可完成。

Cadence 的 AI 演进路径

从 Cadence 的 AI 布局可以看出 EDA 行业的演进趋势：

• 2021 年：推出 Cerebrus 等产品，利用机器学习辅助工程师探索设计空间；
• 2025 年：收购 ChipStack，开始具备执行具体工程任务的能力；
• 2025 至 2026 年：陆续推出 ViraStack、InnoStack、AgentStack 等 AI Super Agent，将 AI 扩展至模拟设计、数字实现与跨流程协同。

Cadence 同时通过收购将 Agentic AI 从芯片设计与验证延伸至封装、PCB 及系统级设计，构建覆盖完整电子设计流程的 AI 智能体系。

Cadence 表示，这场变革的目标并非取代人类，而是将工程师的核心价值转移到定义目标与边界、审阅验证结果以及运用专业判断进行决策等高价值工作上。工程师与 AI 形成优势互补，共同提升创新能力与整体工作效率。对于整个工业软件领域而言，Level 5 AI 工程师的意义在于，AI 在 EDA 中的角色发生了根本性变化，从辅助工程走向自主工程，并推动人机协作模式进入新阶段。