EDA 与 IP 加速整合：AI 算力重塑芯片设计底座

近日，上海概伦电子股份有限公司发布公告，宣布收购成都锐成芯微科技股份有限公司 100% 股权、纳能微电子（成都）股份有限公司 45.64% 股权事项，已于 6 月 26 日正式获得中国证监会同意注册批复。交易完成后，概伦电子将整合两家公司的 IP 资源，打通 EDA 与 IP 协同链路。这笔交易是当前国产 EDA+IP 一体化浪潮的一个缩影，而 AI 算力爆发与 Chiplet 落地，则被业界视为推动这场整合走向深水的核心力量。

EDA 与 IP：从分工到融合

在芯片设计中，IP 是经过流片验证、可复用的标准化设计模块，相当于「预制积木」；EDA 工具则负责 IP 的版图布局布线、时序功耗仿真与多维度验证。二者的协同价值首先体现在效率上——台积电早年牵头成立的开放创新平台（OIP），已把 EDA 厂商、IP 供应商、设计服务方与产业链上下游串联为横向生态。其次，EDA+IP 的本土化在中国语境下尤为迫切，国产厂商需要将工具链与 IP 库同时握在手中。

出口管制倒逼国产替代

2018 年以来，美国对 EDA 工具发起多轮限制：2019 年、2020 年陆续将多家中国半导体公司列入实体清单；2022 年新增 ECCN 3D006 编码，针对 3nm 及以下 GAAFET 设计的 EDA 工具实施管控；2025 年 5 月 29 日，美国商务部工业和安全局（BIS）进一步要求 Synopsys、Cadence、Siemens 三家 EDA 巨头全面停止向中国提供芯片设计软件。TrendForce 数据显示，三家美国公司 2024 年合计占据全球 EDA 市场约 74% 份额，在国内市场占比更超过 80%。这一系列动作使国内 EDA+IP 生态的自主可控从「可选项」升级为「必选项」。

AI 与 Chiplet 重塑设计需求

AI 对 EDA 提出了两方面的新需求。第一，设计对象从「芯片」升级为「系统」：AI 数据中心设计已演变为涵盖异构算力、高速互联、供电冷却与电源网络的大型系统工程，EDA 工具需从单芯片扩展至封装级乃至系统级协同优化。第二，设计范式从 DTCO（工艺协同优化）转向 STCO（系统架构协同优化），要求 EDA 在系统层面统筹算力、互联、存储与封装。Chiplet 与先进封装的落地，同样倒逼 EDA 拓展至封装级协同；Die-to-Die 接口 IP 也从单一功能模块升级为连接不同芯粒的「桥梁」，其电气特性与协议兼容性直接影响系统成败。

三大 EDA 厂商的策略分化

• Synopsys：2025 财年 IP 业务营收 17.5 亿美元，是三巨头中 IP 体量最大的玩家。2026 年 1 月，Synopsys 宣布将 ARC-V、ARC CPU、DSP、NPU 等处理器 IP 业务出售给格芯，集中资源巩固接口与基础 IP 领域的优势；2025 年 7 月还完成对 Ansys 350 亿美元的收购，将多物理场仿真融入 EDA 堆栈。
• Cadence：策略相反，2025 年先后收购 Arm Artisan 基础 IP 业务及 Hexagon AB 旗下设计与工程业务（27 亿欧元），用并购一次性补齐 IP 矩阵，挑战 Synopsys 的领先地位。
• Siemens EDA：前身 Mentor Graphics 曾涉足 IP 业务，但未完成「EDA 全家桶+IP 授权」模式。2025 年 2 月，Siemens 与 Alphawave Semi 签署独家 OEM 协议，通过其渠道分销高速互连硅 IP，以合作弥补高性能 CPU 内核与高速 PHY 硬核 IP 的短板。

国产厂商的两条路径

国内 EDA 与 IP 企业多数仍专注单一赛道，产业整合正在加速形成两条路径。其一是 EDA 企业通过并购快速扩充 IP 矩阵：概伦电子此次收购锐成芯微与纳能微电子即是典型操作；华大九天今年 4 月公告拟以不超过 2.5 亿元收购芯達科技 100% 股权，补齐存储芯片设计自动化短板。其二是 IP 厂商深化配套工具并与本土 EDA 深度协同：芯耀辉自研 DDR 日志诊断工具，并采用芯华章 GalaxSim 仿真器完成 IP 验证；芯原以 SiPaaS 模式输出 GPU、NPU、VPU、DSP、ISP、显示处理器六类处理器 IP 及超 1600 个数模混合与射频 IP，去年 9 月披露拟收购 RISC-V 处理器 IP 厂商芯来科技 97.0070% 股权。

业界普遍判断，未来十年芯片设计产业中，单一 EDA 工具与独立 IP 核都难以主导行业走向，EDA 与 IP 的一体化融合将成为决定产业格局的关键变量。