Hot Chips 2026 芯片巨头 AI 路线图：HBM 堆叠竞赛与 NVIDIA 全栈布局

Hot Chips 2026 的火药味比往届更浓。在 Agentic AI 竞争全面提速的背景下，三星、SK 海力士、美光、NVIDIA、AMD 等芯片巨头不再只谈趋势，而是密集公布下一代 HBM、CPU、GPU 的架构细节与量产路线。本文对本届大会的核心披露做一次梳理。

HBM：堆叠高度与 3D 集成的竞速

美光指出，AI 算力大约每两年增长 3 倍，而内存带宽增速不到 2 倍，差距只能靠 HBM 堆叠来补。三星与 SK 海力士已将目标推到 16 层、20 层甚至更高，美光则判断 16 层已有较清晰路径，20 层以上将面临成本与散热急剧攀升的挑战。

三星：分三步走向 zHBM

三星把 HBM 演进拆成 cHBM、aHBM、zHBM 三步：

cHBM：HBM4 采用 D1c 与 4nm 工艺改造 B-die，引入 HPB 热通路块，峰值温度可降低超过 35%，可回收 5%–10% 的 XPU 面积，带来 10%–20% 性能提升。
aHBM：在 B-die 闲置面积加入内存扩展控制器、RAS、测试功能，并放置部分 Processing Elements，承接持续膨胀的 KV Cache。
zHBM：取消 2.5D 中介层，将 HBM 直接垂直堆叠到 GPU 等 XPU 上。三星给出的目标是相比 HBM4E 带宽提升约 230%，能效提升 70%，单模块最高省电 100W，I/O 功耗目标约 0.5 pJ/bit；封装层面推进 WoW 与 HCB 混合键合。

SK 海力士：引入 EMIB 与混合键合

SK 海力士 HBM4 已实现超过 2 TB/s 带宽、最高 48 GB 容量、超过 2 万个 TSV。其封装路线包括 TC+NCF 与 MR+MUF 两套方案，并研究 Hybrid Bonding，目标将 TSV 间距做到低于 18 μm，热阻额外降低约 35%。散热方面，SK 海力士推出 I-HBM 方案，在 D2D PHY 热点加入高导热绝缘材料，可再降超过 30% 热阻。2.5D 封装上，SK 海力士把 Intel EMIB 与 CoWoS-S/L/R 并列纳入路线，并已着手 3D 集成。

美光：散热与封装才是真正瓶颈

美光认为，超过 16 层后真正的难题在成本与散热：HBM3E 每 GB 消耗的晶圆资源约为 DDR5 的 3 倍，且 B-die 已成 HBM 内部功耗密度最高的区域。美光给出的三条并行路线是：继续提高带宽与容量、重新设计高速 I/O、依靠先进封装解决散热。其 Fusion Bonding 可缩小连接 Pitch、降低层间介质厚度，但 20 层以上仍需解决机械应力、翘曲、良率与可靠性问题。

HBF：高带宽闪存上桌

面对 DRAM 容量焦虑，SanDisk 与 SK 海力士正在推动 HBF（High Bandwidth Flash）。HBF 采用 NAND Flash 介质与接近 HBM 的封装方式，可与 GPU 等 XPU 共封装，本质是用容量换成本。Hot Chips 上专家普遍认为，HBF 的最大障碍在软件：其访问模式类似高速块存储而非传统内存，要求大块、对齐读写，AI 运行时、内存管理与数据调度机制都需重写。

NVIDIA：把 AI Factory 卖完整

本届大会上 NVIDIA 把信号明确为——AI 基础设施的竞争已升级为整座 AI 数据中心效率的竞争，核心展品是 Vera Rubin NVL72。

下一代服务器 CPU Vera：采用 Chiplet 设计，单颗大计算 Die 配合独立内存与 I/O Chiplet；CPU 核心为自研 Olympus，共 88 核，配备大容量缓冲区、10-wide 解码前端与宽执行后端，使用静态分区的 Spatial Multithreading 而非传统 SMT；内存方面直接配备 8 组 128-bit LPDDR5X 控制器，押注能效优先。
Groq 3 LPX 推理加速器：已全面生产，专为 Agentic AI 设计。NVIDIA 用 Vera Rubin GPU 处理大上下文，Groq 3 LPX 处理 Prefill/Decode 中最延迟敏感的 Token 生成。一套系统最多 256 个 LP30 加速器，在 Artificial Analysis 测试中运行 Gemma 4 31B、10 万 Token 上下文时，输出速度可达 3400 Token/s。Nebius 已宣布首批部署。
Spectrum-X 网络：Multiplane 方案将服务器网络拆成多个独立 Plane，避免引入第三层交换即可扩展到约 51.2 万颗 GPU，单 Plane 故障仍可保留约 90% 带宽，硬件级故障恢复速度达软件方案的 11 倍。再叠加 Spectrum-X SN6000、102.4 Tb/s Spectrum-6 交换芯片、ConnectX-9 SuperNIC，单 GPU 可获 1.6 Tb/s 网络能力。

NVL72 把 Vera CPU、Vera Rubin GPU、Groq 3 LPU、BlueField-4 DPU、Spectrum-6、ConnectX-9 等整合为「七芯片架构」，NVIDIA 正把网络、存储、安全、DPU 与定制 CPU/XPU 全部纳入自身体系。

AMD：以 MI455X 正面对决

AMD 在大会上重点展示 MI455X：8 颗计算芯粒采用 N2 工艺并通过 3D 混合键合集成，Fabric、缓存与 I/O 芯粒采用 N3P 工艺，整系统经 CoWoS-L 与 12 组 HBM4 连接。互连支持 PCIe 6.0，提供 72 条 UALoE 通道，双向总带宽 3.6 TB/s。计算端共 256 个 WGP，配备 192 MB 全局 L2 缓存，进一步贴近 NVIDIA 在显存带宽与互联带宽上的水准，并通过 ROCm 与开放生态直面 CUDA 的垄断格局。