LLM 跑 PCB 布线为何翻车：一份来自外包工程师的失败清单

一位硬件工程师让大模型直接接手一块四层圆形 PCB 的布线工作，结果并不理想：首版设计被设计规则检查（DRC）打出 143 条违规，远超 20 条的内部目标。他随即以 145 美元外包给一位合同工程师完成收尾，并把前后两版板子的差异逐网络对照，提炼出一份共 16 条技法的登记簿，供后续 agent 调用。文末坦言，所用模型在仓库中只标注为「Claude」，但他本人凭印象认为是 Fable 5——这一标识属于口述而非日志。

测试对象：一张 21 毫米四层圆形板

被测板子直径 21 mm，四层结构，由 CR1632 纽扣电池供电。主模块是带片上天线的 Raytac AN54LV-15（nRF54L15），搭配 TDK ICM-42688-P 运动传感器；第一内层整面铺地，留给实际走线的只有两层、共 15 条网络。设计规则文件中的关键常数如下：

• TRACK_MIN_MM = 0.127（5 mil）
• CLEARANCE_MM = 0.1（注释明确写明「已收紧，仍兼容 JLCPCB，以腾出走线空间」）
• VIA_DRILL_MM = 0.3
• VIA_DIA_MM = 0.5

文中预先解释了三个贯穿全文的术语：net 指原理图中连接同一信号的连线，类似软件中的一个变量；via 是贯通各层、切换走线的过孔；DRC 则像 linter 一样，对整板做可制造性扫描，揪出工厂会拒收的问题。整张板并非用鼠标绘制，而是由 Python 代码生成，因此规则文件里那行「把 clearance 收紧到 0.1 mm」成为后续所有故事的起点。

LLM 第一版的产出

首版过 DRC 时被打回 143 条违规。其中约 120 条（84%）被诊断为与「机械内容」无关：90 条源自一套错误的过孔模板（每孔同时违反三条规则），16 条属于细间距 clearance 不匹配，18 条是丝印外观问题，3 条来自铺铜。剩余 16 条按真实加法核对，其中 8 条才是真正的信号——courtyard（元件外框）重叠。

将过孔规格对齐到上文 0.50/0.30 的自有规则后，那 90 条违规一次归零。诊断一针见血：自动布线器沿用的过孔模板无视本板的 via 规则，生成的焊环只剩 0.075 mm，不满足本板 0.10 mm 的环宽要求，整板「进不了工厂」。但代价随之而来：变粗的过孔阵列引出约 34 条新的密度违规，未连通网络也从 6 增至 13；总数从 143 降到 64，结论由「不可制造」变成「DENSITY_LIMITED（密度受限）」。64 是仅靠调规则能触到的下限，离 20 的目标相差甚远。

• 一个被刻意放弃的「零违规」选项：把全局 clearance 从 0.1 mm 拉回 0.16 mm，可让 11 条边界违规清零，但未连通网络从 6 增至 15。文中称之为「以放弃走线换 DRC 通过」，并未采用。
• 一处 DRC 看不见的隐患：VBAT、GND 与 SPI_SCK 三条网络在交付板上全部为 0.2 mm 同宽，纽扣电池供电被走成与 SPI 时钟一样细。返修板上 VBAT 在 0.25–1.0 mm 间阶梯变化，GND 加宽至 0.3–0.7 mm，规则没破，但工程常识破了。

暴搜比 LLM 更有效

在器件旋转组合的穷举上，代码而不是 LLM 才是真正的对手。一个 for 循环遍历全部 2^14（即 16384）种摆放，把总走线长度从 128.62 mm 压到 124.38 mm，下降约 3.3%。人无法运行这种搜索，但人能判断一张板是否「可被工厂接受」。LLM 在暴力枚举上是「超人」，在可制造性上是「无能」——这一分裂正是那段登记簿试图编码的内容，也是文中给出的核心判断：「AI 仍然需要硬件工程师」。

两次外包，一次严谨、一次空转

文中对比了两次外包尝试。第一次按规范设计：外部工程师独立布板、不参考作者原板，评分标准事先写定并以哈希指纹封存，防止事后回填偏向。结果对方交回的并非布板，而是一次原理图重写——当日即被范围门控判为「不可评分」。严谨实验的产出为空。

第二次是普通的付费合同：布局固定、自动布线已完成 96%，委托方只需手工收尾剩余 5 条网络与 11 条 DRC 违规，并指出作者团队此前忽略的设计问题。对方看到了原板，因此并非盲测，也不应被称作实验——但正是这次不严谨的合同，带回了 145 美元价值的清单：一张仍可制造的板子，以及 16 条被命名、可被 agent 复用的失败技法。文末直言，LLM 真正买到的是「一份它失败在哪里」的清单，而这份清单会比那块板子活得更久。