SambaNova SN50 亮相 Hot Chips 2026：5 倍算力、可扩展至 512 节点

在 Hot Chips 2026 大会上，专用 AI 加速器厂商 SambaNova 正式公布了其第五代可重构数据流单元（RDU）—— SN50 的详细架构与扩展能力。SambaNova 是该领域资历较深的厂商之一，今年已是其 RDU 技术的第五代，SN50 最早于今年早些时候发布，本次大会则进一步披露技术细节，并说明其在大模型推理时代的竞争力所在。

与 Intel 的深度绑定

SambaNova 在行业中的地位近年来明显上升，核心原因之一是与 Intel 的紧密合作关系。Intel 自身仍在追赶 AI 加速器赛道，而 SambaNova 的 RDU 则以其高效率、低延迟的特性补齐了 Intel 的硬件栈。因此，SN50 及后续 RDU 的进展不仅关乎 SambaNova，也直接关系到 Intel 的 AI 硬件布局。

推理时代的带宽瓶颈

SambaNova 在演讲中指出，"智能体推理"（agentic inference）已成为当前主流负载，但执行时间绝大部分花在 decode 阶段。以 DeepSeek V3 为例，decode 占用约 97% 的推理时间，prefill 仅占 3%。而 decode 又是典型的带宽受限任务，即使在较大 batch size 下，FLOPS-per-byte 比值仍然很低。

SambaNova 特别强调，他们讨论的并非单纯的 HBM 带宽利用率，而是「模型带宽利用率」（Model Bandwidth Utilization, MBU）—— 即有效用于数据缓存与流转的比例。当前的 GPU 即使在高度优化的 benchmark 下，MBU 仍然偏低；而且随 GPU 数量增加，性能虽提升，MBU 却显著下降。SambaNova 给出数据称，单颗 GPU 最高约可达到 30 TB/s 的模型带宽，但难以再往上突破。

SN50 架构核心

SN50 沿用了 SN40 验证有效的设计，并进一步放大：

• 算力：相比 SN40 提升 5 倍
• 内存：保留大面积片上 SRAM，但采用较旧的 HBM2e（SambaNova 承认未来可能面临产能问题）
• 封装：无 I/O die，仅两颗最大 reticle 尺寸的逻辑 die 加 HBM 堆叠
• 扩展性：单芯片基础上支持 256+ 芯片的 scale-up，并配有独立的 400GbE scale-out 网络

在节点层面，单个风冷机柜可容纳 16 颗 RDU，分为两个节点。SN50 的核心由两类单元组成：计算核（PCU）与存储核（PMU）。所有内存管理均由软件完成，无硬件内存管理；每个单元在有输入时即开始计算并向输出端发送数据，整套架构围绕 transformer 类模型做了深度优化。

扩展与通信

SN50 的扩展分为两层：scale-up 网络基于 800GbE，scale-out 基于 400GbE，另有前端网络。在 8 socket 配置内采用全互联拓扑；扩展到 8 socket 以上时，通过以太网交换机连接各节点；进一步扩展到 64 chip、512 socket 级别时，则同时启用 scale-up 与 scale-out。

SambaNova 表示，SN50 支持全部主流模型并行方式，并以"计算与通信重叠"为性能关键。在 GEMM benchmark 中，32 socket 配置下利用率仍能稳定保持在 70% 以上。通过集合通信原语，SRAM 之间可直接流式传输数据，无需绕道 HBM，这种能力是 GPU 难以实现的。

总体来看，SambaNova 在 Hot Chips 2026 上展示了 RDU 架构在大模型推理，特别是 decode 阶段低延迟与高带宽利用率上的设计思路。但其相对小众的市场地位、HBM2e 的代际劣势，以及尚需更多第三方验证的性能数据，仍是外界关注的焦点。