Waymo自研芯片细节曝光：从堆算力转向数据搬运效率

8 月 20 日，Waymo 正式宣布推出自研 5 纳米自动驾驶芯片，并在 8 月 24 日的 Hot Chips 大会上披露了完整的架构细节。这颗芯片官方宣称算力超过 1000 TOPS，但在专业场合公布的稠密张量计算吞吐能力仅为 160 TOPS（稀疏模式 320 TOPS）。数字差异的背后，折射出自动驾驶芯片竞争逻辑的转变——从「堆算力」走向「拼数据搬运效率」。

1000 TOPS 与 160 TOPS 的差距从何而来

Waymo 在官网宣传其芯片算力超过 1000 TOPS，但 Hot Chips 大会披露的真实稠密计算能力只有 160 TOPS，2 倍结构化稀疏后为 320 TOPS。差距并非「注水」，而是行业惯用的理论峰值算力与实际可利用算力之间的鸿沟。

类比来看，TOPS 更像汽车的「理论最高时速」：账面数字漂亮，但实际跑起来还要看变速箱、轮胎、路况能否把动力释放出来。芯片同理，1000 TOPS 是峰值上限，真实模型能否持续跑到这个数字，取决于存储带宽、数据搬运效率、编译器优化等综合因素。Waymo 把稠密/稀疏、不同精度下的吞吐能力写得清楚，反而让 160 TOPS 成为更有参考价值的数字。

这颗芯片采用台积电 5 纳米工艺，面积 208 平方毫米，主机接口为 8 Lane PCIe 5.0，带宽达 32 GB/s（约为万兆以太网的 25 倍），同时配备 25G 以太网，整芯片功耗低于 75 W，对车载散热环境相当友好。

为何 Waymo 不再满足于外购芯片

Waymo 早在 2016 年就开始考虑自研芯片，核心驱动是模型、算法、数据与硬件之间的耦合越来越深，通用芯片上大量算力被浪费。自研的意义可分三层：

针对自家模型定制硬件：不是「什么模型都能跑」，而是「我的模型需要什么，我就设计什么」。
减少数据搬运：AI 计算的真实过程是「计算 → 搬数据 → 再计算 → 再搬数据」，大量时间耗在搬运上，再多计算单元也没有意义。
软硬件协同设计：模型、编译器、芯片联合优化，是这颗芯片最值得汽车行业关注的地方。

Waymo 的芯片架构核心为 carTPU，外购 IP 包括 GPU 核、片上互联、LPDDR5X 控制器与物理层、PCIe 控制器与物理层、以太网控制器与物理层、安全根等；自研部分包括视频 ISP、codec、MIPI 以及 scratchpad 暂存器。今天的「自研芯片」早已不是从晶体管开始全部自己造，而是围绕自己的工作负载，把芯片架构、数据流、视频处理、编译器和计算核心重新设计一遍，Waymo 正是如此。

两位核心人物也值得关注：Pieter Kapsenberg 2005 年进入英特尔，2014 年加入谷歌视频 codec 硬件部门，2016 年进入 Waymo；Sabareesh Ravikumar 早年在苹果设计芯片，2017 年 9 月加入 Waymo，擅长存储系统设计。

真正的瓶颈不是算力，而是数据搬运

Transformer 时代，超过约 100 TOPS 后，TOPS 的边际价值急剧下降，瓶颈转移到存储。Roofline 模型揭示了一个核心公式：实际性能 = min(峰值计算性能, 内存带宽 × 算术强度)。在自动驾驶场景中，batch 一般为 1，计算单元 70%–90% 的时间都在等待存储搬运数据而空转。进入 DiT（Diffusion Transformer）时代后，存储瓶颈更加突出。

AI 模型既包含「大批量计算」的 GEMM 场景，也包含「逐元素计算」的 GEMV 场景。后者对内存带宽和数据搬运效率尤其敏感，而这恰恰是自动驾驶实时推理最常见的计算模式。Waymo 的芯片明显针对 GEMV 做了深度优化。

三个最关键的设计决定了其架构走向：

5nm 工艺：证明 Waymo 进入了高性能 AI 芯片设计的第一梯队。
大容量高带宽片上 SRAM：每颗 carTPU 含两个核心，每个核心 16 个 PE（计算单元）与 2 MB SRAM，带宽 640 GB/s；整颗芯片片上 SRAM 总量达 64 MB，外加 8 MB 寄存器文件，数据尽量留在片上，减少外部内存往返。
GEMV + 双 DMA 架构：每个 PE 含 4 个 slice，每周期可完成 512 次 INT8 GEMV 运算；PE 之间使用 Mesh DMA，权重与计算值输出使用 Ring DMA，两套 DMA 分工协作，最大程度减少数据搬运。

软件与编译器才是真正的难点

硬件只是基础，软件才是决定芯片能否发挥实力的关键。Waymo 遵循「编译器优先」的设计理念：

采用 AOT 方式，针对整个模型构建超大 mega-kernel，并切分以适配片上 SRAM。
编译器统一管理分区、全局内存传输、竞态条件与数值精度。
上层对接 JAX、TensorFlow 等主流框架，开发者用熟悉的方式写模型，其余交给编译器。
运行时使用确定性「巨型指令」，在约一千个时钟周期内单线程执行，无缓存、无分支；通过 FIFO 队列与信号量机制协调计算线程与 DMA 线程的顺序与背压。

Waymo 在 Hot Chips 上强调，实际性能比理想 TOPS 更重要。从其公布的数据看，在 VLM、视觉 ConvNet 等真实工作负载上，这颗芯片相对通用加速器取得了数倍的效率提升。

未来，Waymo 将逐步用自研芯片替代原先基于英特尔的计算体系。这件事对汽车行业的意义可能不止于一颗芯片：自动驾驶的竞争正在从「谁的模型更强」进入「模型 + 数据 + 芯片 + 编译器联合优化」的阶段。Waymo 真正想打造的，或许不是一颗更强的芯片，而是一套更适合自动驾驶的完整计算系统。